This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.



(11) Publication number:

07161833 A

Generated Document.

PATENT ABSTRACTS OF JAPAN

(51) Intl. Cl.: **H01L** 21/8242 H01L 27/108 H01L 21/314 (21) Application number: **05310107** H01L 21/8247 H01L 21/822 H01L 21/8247

H01L 29/788 H01L 29/792

(22) Application date: 10.12.93

(30) Priority:

(43) Date of application

publication:

23.06.95

(84) Designated contracting

states:

(71) Applicant: HITACHI LTD

(72) Inventor: TERAKADO MASAMICHI

SAITO YUTAKA

(74) Representative:

(54) DIELECTRIC LAMINATED FILM


(57) Abstract:

PURPOSE: To obtain the dielectric laminated film which restrains the flow of a leakage current, in which many electric charges can be stored at the same time, whose reliability is enhanced and whose manufacturing process is simplified, by using a laminate of an ordinary dielectric titanium oxide film and a high-dielectric constant film having a perovskite crystal structure.

CONSTITUTION: A Ti thin film 101 is applied onto a substrate 100, a Ti oxide film 102 is then formed on the surface of the thin film by a thermal oxidation operation, and, in succession, a thin film 103 by a high-dielectric constant material is applied onto its upper layer. In addition, a Ti oxide film 104 is formed on the thin film 103 by the high-dielectric constant material, and in succession,

a Ti thin film 105 is formed on its upper layer. Thereby, a desired electric charge is stored in the high-permittivity thin film 103, and a leakage current can be reduced thanks to the Ti oxide film 104.

COPYRIGHT: (C)1995,JPO



(12)公開特許公報 (A) (11)特許出願公開番号

特開平7-161833

(43)公開日 平成7年(1995)6月23日

(51) Int. C1. 6	,	識別記号		庁内整理番号	号	FΙ		技術家	技術表示箇所	
H01L	21/8242									
	27/108									
	21/314		M	7352 — 4 M						
				7210 — 4 M		H 0 1 L	27/10	3 2 5	J	
				8832 — 4 M			27/04		С	
	審査請求	未請求	請求耳	質の数8	OL			(全€) (百)	最終頁に続く
(01) ULES # F	4+.p	क्रियांट ०१८	107			(71\111BE 1	00000	5100		
(21)出願番号	特願平5-310107					(71)出願人				
	平成5年(1993)12月10日						株式会社日立製作所 東京都千代田区神田駿河台四丁目6番地			
(22) 出願日	平月	戊5年(199	3) 12月	1 10 日		(#O) 500 PD +50			甲田駿門	1台四 1 日 6番地
						(72)発明者			= 155 FT +	- FD III - O O O O O O O O O O O O O O O O O
										T田町292番地株式
						(72)発明者		1立製作所:	土座仅价	14)T5CD[P3
						(72)完明有			567士	百町292番地株式
								立製作所		· · · · · · · · · · · · · · · · · · ·
						(74)代理人		- 小川 月		ויאולוטלאל
						(14)1(连入	. 开垤]	- 494 %	₩ /)	
									•	


(54) 【発明の名称】誘電体積層膜

(57)【要約】

【構成】半導体集積回路装置の容量絶縁膜を高誘電率の 薄膜をチタニウムの酸化物ではさんだ構成とした。

【効果】本発明により、半導体集積回路装置用誘電体薄 膜の形成において該誘電体膜のリーク電流を減少させか つ電荷を多く蓄積できる。本発明は誘電体薄膜を形成す る際、該高誘電率薄膜とTiの酸化膜層を積層させて形 成することによって、前記高誘電率薄膜に所望の電荷を 蓄積させ、かつ前記Tiの酸化膜層によりリーク電流を 減少させるような2つの効果を同時に与える。





1

【特許請求の範囲】

【請求項1】半導体集積回路装置の容量絶縁膜におい て、チタニウム(以下Tiと記す)の酸化膜上にTi及 び酸素を含む高誘電率材料を積層したことを特徴とする 誘電体積層膜。

【請求項2】半導体集積回路装置の容量絶縁膜におい て、Tiの酸化膜上にTi及び酸素を含む高誘電率材料 を積層した誘電体積層膜及びTiの電極から構成される ことを特徴とする電荷蓄積装置。

【請求項3】半導体集積回路装置の容量絶縁膜におい て、Tiの酸化膜上に、Ti及び酸素を含みペロプスカ イト構造をとる髙誘電率材料を積層したことを特徴とす る請求項1記載の誘電体積層膜。

【請求項4】半導体集積回路装置の容量絶縁膜におい て、Tiの酸化膜及びTiの電極から構成されることを 特徴とする電荷蓄積装置。

【請求項5】半導体集積回路装置において、Tiの薄膜 を形成し、さらに酸素を含む雰囲気中で加熱して前記T i 電極上にTiの酸化膜を形成したあと再度Tiの薄膜 を形成する工程を含むことを特徴とする容量絶縁膜の形 20 成方法。

【請求項6】半導体集積回路装置において、Tiの薄膜 を形成し、さらに酸素を含む雰囲気中で加熱して前記T i電極上にTiの酸化膜を形成し、さらに連続してTi と酸素を含むペロブスカイト構造の高誘電率薄膜を形成 し、その後再度Tiの薄膜を形成する工程を含むことを 特徴とする容量絶縁膜の形成方法。

【請求項7】半導体集積回路装置において、Tiの酸化 膜を形成したあとさらに前記Tiの酸化膜上にペロブス カイト型結晶構造を持ちTi及び酸素を含む強誘電体薄 30 膜を形成する工程を含むことを特徴とする容量絶縁膜の 形成方法。

【請求項8】半導体集積回路装置において、Tiの酸化 膜を形成したあと前記Tiの酸化膜上にペロブスカイト 型結晶構造を持ちTi及び酸素を含む強誘電体薄膜を形 成し、さらにTiの酸化膜を順に形成する工程を含むこ とを特徴とする容量絶縁膜の形成方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は半導体集積回路装置の容 40 量絶縁膜の構成及びその製造方法に係り、主にスパッタ リングによるTiの酸化膜及びペロブスカイト型の結晶 構造を持つ高誘電率材料の薄膜との積層膜形成に関す る。

[0002]

【従来の技術】半導体集積回路装置においては絶縁体薄 膜を加工し電極を設けた電荷蓄積装置(キャパシタ)が 用いられる。近年の半導体集積回路の集積度の向上にと もないセル寸法は縮小されつつあり、キャパシタの蓄積

ためキャパシタ絶縁膜には単位面積当たりより多くの電 荷を蓄積可能な誘電率の高い物質が求められている。こ の高誘電率の物質としてはペロブスカイト型の結晶構造 を持つPb-La-Zr-Ti-O系、Ba-Pb-Z r-Ti-O系等があるが、リーク電流が大きい傾向が あり、対策が求められている。また、強誘電体の自発分 極を用いた強誘電体不揮発性メモリを実用化するに当た っても情報の読み書きに際して生じる分極反転による疲 労により信頼性が低下するおそれがあった。これに対 し、例えば特開平2-229472号公報によれば多結 晶強誘電体膜及びアモルファス強誘電体膜の積層構造を 形成することによりリーク電流の低減及び分極特性の劣 化防止が実現されると述べられている。また、特開平4 -344384号公報によれば誘電体膜をアモルファス 強誘電体膜のみから構成することにより安価にかつ信頼 性よく強誘電体情報記憶素子を製造することが出来ると 述べられている。

[0003]

【発明が解決しようとする課題】前記特開平2-229 472号公報記載の構成においては多結晶及びアモルフ アスの強誘電体薄膜を積層させる必要があり、単層の形 成においても困難の多い製造工程であり、実現性は明確 でない。また、前記特開平4-344384号公報記載 の誘電体薄膜ではアモルファス構造であるため結晶質の 強誘電体膜に比べて誘電率が低いという難点を有してい

【0004】上記問題に鑑み、本発明では結晶質のペロ ブスカイト型結晶構造を有する結晶質の高誘電率薄膜と 常誘電体であるTiの酸化膜との積層構造を与えること により信頼性の向上及び製造工程の簡略化を図ることに ある。

[0005]

【課題を解決するための手段】上記目的を達成するた め、本発明は半導体集積回路装置用誘電体薄膜の形成に 関し、結晶質のペロプスカイト型結晶構造を有する結晶 質の高誘電率薄膜と常誘電体であるTiの酸化膜とを積 層させる構造としたものである。このことによりリーク 電流の流れを抑制できると同時に電荷を多く蓄積できる という利点を生ずる。また、Tiの酸化膜の形成はペロ プスカイト型結晶より形成が容易であり、生産性向上に 寄与する。

[0006]

【作用】本発明を上記構成としたことにより、半導体集 積回路装置用誘電体薄膜の形成において該誘電体膜のリ 一ク電流を減少させかつ電荷を多く蓄積できる。本発明 は誘電体薄膜を形成する際、単に高誘電率の薄膜を形成 するのではなく、該髙誘電率薄膜とTiの酸化膜を積層 させて形成することによって、前記高誘電率薄膜に所望 の電荷を蓄積させ、かつ前記Tiの酸化膜によりリーク 電荷は信頼性確保のための下限に近づきつつある。この 50 電流を減少させるような2つの効果を同時に与えるよう

な構成としたものである。

[0007]

【実施例】以下、本発明の各種実施例を図面を参照して 順に説明する。まず、第一の実施例を図1ないし図4を 参照して説明する。図1は基板上に形成した薄膜構成の 縦断面図、図2はチタニウム(以下Tiと記す)の薄膜 及びTiの酸化膜を形成するスパッタリング装置の縦断 面図、図3は髙誘電率の材料の薄膜を形成するスパッタ リング装置の縦断面図、図4は半導体集積回路への適用 例を示す図である。

【0008】前記図1に示す構成は以下のようにして形 成される。まずTiの薄膜101を基板100上に被着 させた後、前記薄膜表面に熱酸化によりTiの酸化膜1 02を形成し、続いてその上層に高誘電率材料の薄膜1 03を被着させる。さらに前記高誘電率材料の薄膜10 3上にTiの酸化膜104を形成し、続いてその上層に Tiの薄膜105を形成し、図1のような構成を得る。

【0009】以上に説明した構成を実現するための方法 を以下に述べる。

【0010】図2は、Ti及びTiの酸化膜を形成する ための典型的なマグネトロンスパッタリング装置の一実 施例を示す縦断面図である。

【0011】図2において、1は真空容器、2は真空容 器1に設けられた開口部で絶縁物3を介して取り付けら れたスパッタ電極4のターゲット5が真空容器1の内部 に面している。ターゲット5の大気側には図示しないタ ーゲット冷却手段が取り付けられる。6は電磁石、7は 電磁石6の電源、8はアノード電極、9は真空容器1に 設けられた開口部で基板電極10を取り付ける。11は 赤外線ランプ、12は赤外線ランプの電源、15は基 板、20は直流電源、22はガス導入手段、23は真空 排気手段。本実施例では基板15は複数の機能素子(デ バイス)を有する半導体基板であるが、一般にはどのよ うなものでも良い。

【0012】以上の構成において、基板15をセットし た状態で真空容器1を真空排気手段23により高真空に 排気した後、ガス導入手段22からアルゴンガス(A r) を導入して真空容器 1 の内部を所定の圧力に維持す る。ここで、電源7で電磁石6を励磁する。次に、直流 電源20でスパッタ電極4に電力を印加してターゲット 40 5の表面近傍でマグネトロン放電を発生させ、ターゲッ ト5をスパッタする。このときターゲットの表面近傍に は電磁石6によりマグネトロン放電に適した磁界が形成 されている。このようなスパッタ成膜において、Tiか ちなるターゲットを用いた場合、Tiの薄膜が基板15 上にスパッタ形成される。

【0013】続いて、基板15をセットした状態で真空 容器1を真空排気手段23により髙真空に排気した後、 ガス導入手段22から酸素ガスを導入して真空容器1の 内部を所定の圧力に維持する。ここで電源12で赤外線 50 5をセットした状態で真空容器1を真空排気手段23に

ランプ11を動作させ基板15を加熱する。この結果、 前記基板15上に形成されたTiの薄膜の酸素にさらさ れる側にTiの酸化膜が形成される。

【0014】なお、上記実施例は、直流電源20を用い た場合を示したが、直流電源20は高周波電源又はパル ス電源に置き換えてもよい。

【0015】また、蒸着装置等、他の物理気相堆積法 (PVD) あるいは化学気相堆積法(CVD) を用いて も差し支えない。

【0016】更に、前記Ti薄膜の形成過程及びTiの 酸化膜の形成過程は別個の基板処理装置で行なっても問 題ない。

【0017】次に、図3は髙誘電率の材料であるペロブ スカイト型(Ba, Pb) (Zr, Ti) 03薄膜の形成方法を実現する ための典型的なマグネトロンスパッタリング装置の一実 施例を示す縦断面図である。

【0018】図3において、31は真空容器、32は真 空容器31に設けられた開口部で絶縁物33を介して取 り付けられたスパッタ電極34のターゲット35が真空 容器31の内部に面している。ターゲット35の大気側 には図示しないターゲット冷却手段が取り付けられる。 36は電磁石、37は電磁石36の電源、38はアノー ド電極、39は真空容器31に設けられた開口部で基板 電極40を取り付ける。15は基板、50は直流電源、 52はガス導入手段、53は真空排気手段である。60 は真空容器で、図2に示す真空容器1と図3に示す真空 容器31とを接続している。

【0019】Ti及びTiの酸化膜を形成した基板15 を、搬送手段(図示せず)により真空容器60を通り真 空容器31に搬送して基板電極40の上に載置し、この 状態で真空容器31を真空排気手段53により髙真空に 排気した後、ガス導入手段52からArを導入して真空 容器31の内部を所定の圧力に維持する。ここで、電源 37で電磁石36を励磁する。次に、直流電源50でス パッタ電極34に電力を印加してターゲット35の表面 近傍でマグネトロン放電を発生させ、ターゲット35を スパッタする。このときターゲットの表面近傍には電磁 石36によりマグネトロン放電に適した磁界が形成され ている。

【0020】なお、上記実施例は、直流電源50を用い た場合を示したが、直流電源50は髙周波電源又はパル ス電源に置き換えてもよい。また、蒸着装置あるいは化 学気相堆積法(CVD)等、他の気相堆積法を用いても

【0021】次に、図2の装置構成においてTiの酸化 物の薄膜及びTiの薄膜を形成する。まず、Ti、Ti の酸化膜及び高誘電率の薄膜を順に形成した基板15 を、搬送手段(図示せず)により真空容器60を通り真 空容器1に搬送して基板電極10の上に載置し、基板1

10

より高真空に排気した後、ガス導入手段22からAr及び酸素の混合ガスを導入して真空容器1の内部を所定の圧力に維持する。ここで、電源7で電磁石6を励磁する。次に、直流電源20でスパッタ電極4に電力を印加してターゲット5の表面近傍でマグネトロン放電を発生させ、ターゲット5をスパッタする。このときターゲットの表面近傍には電磁石6によりマグネトロン放電に適した磁界が形成されている。このようなスパッタ成膜において、Tiからなるターゲットを用いた場合、Tiの酸化物の薄膜が基板15上にスパッタ形成される。

【0022】続いて、基板15をセットした状態で真空容器1を真空排気手段23により高真空に排気した後、ガス導入手段22からArガスを導入して真空容器1の内部を所定の圧力に維持する。ここで電源7で電磁石6を励磁する。次に、直流電源20でスパッタ電極4に電力を印加してターゲット5の表面近傍でマグネトロン放電を発生させ、ターゲット5をスパッタする。このときターゲットの表面近傍には電磁石6によりマグネトロン放電に適した磁界が形成されている。このようなスパッタ成膜において、Tiからなるターゲットを用いた場合、Tiの薄膜が基板15上にスパッタ形成される。

【0023】この結果、前記基板15上にTi、Tiの酸化物、(Ba, Pb)(Zr, Ti)O₃、Tiの酸化物、及びTiの各薄膜が順に形成される。

【0024】なお、上記実施例は、直流電源20を用いた場合を示したが、直流電源20は高周波電源又はパルス電源に置き換えてもよい。

【0025】また、蒸着装置等、他の物理気相堆積法 (PVD) あるいは化学気相堆積法(CVD) を用いて も差し支えない。

【0026】また、(Ba, Pb) (Zr, Ti) 0 s に限らず、温度 273 Kから 373 Kまでの間常誘電体である高誘電率の材料(望ましくは比誘電率 100 以上)であれば、いずれも使用可能である。

【0027】更に、前記Tiの酸化膜の形成過程及びTi薄膜の形成過程は別個の基板処理装置で行なっても問題ない。

【0028】また、(Ba, Pb) (Zr, Ti) 0.3 膜形成後のTiの酸化膜の形成は省略することも可能であるが、該Ti酸化膜を形成した方がキャパシタの上部電極との原子レベ 40ルでの相互作用が低く押さえられ好ましい。

【0029】前記図1は、本発明の半導体集積回路装置への適用例として、Tiの酸化物の薄膜及び高誘電率の材料の薄膜とから成るキャパシタ誘電体膜の構造をも示す。後の工程において図1の構造を容量構造(キャパシタ)に加工する。本実施例はDynamic Random Access Memory (DRAM) をはじめとする半導体集積回路装置のキャパシタ絶縁膜に用いることができる。この半導体集積回路装置への適用例を図4に示す。

【0030】次に、本発明の第二の実施例を図2、3、

5、6を参照して説明する。図5は基板上に形成した薄膜構成の縦断面図、図2はTiの酸化物の薄膜を形成するスパッタリング装置の縦断面図、図3は強誘電体薄膜を形成するスパッタリング装置の縦断面図、図6は半導体集積回路への適用例を示す図である。

【0031】前記図5に示す構成は以下のようにして形成される。まずTiの酸化物の薄膜302を基板301上に被着させた後、続いてその上層に強誘電体薄膜303を被着させる。さらに前記強誘電体薄膜303上にTiの酸化膜304を形成して、図5のような構成を得る。

【0032】第二の実施例において、Tiの酸化物の薄膜を形成するスパッタリング装置は前記第一の実施例における図2を使用することができ、前記第一の実施例において高誘電率の材料の薄膜を形成した後のTiの酸化物の薄膜を形成する方法をそのまま用いることができる。また、強誘電体薄膜を形成するスパッタリング装置は前記第一の実施例における図3をそのまま使用することができ、前記第一の実施例と同様の作用・効果を奏す 20 る。また、強誘電体薄膜はPb(Zr, Ti)03となり、基板はTiの酸化膜を形成した基板となる。

【0033】また、 $Pb(Zr, Ti)0_3$ に限らず、温度273 Kから373 Kまでの間強誘電体である材料であれば、いずれも使用可能である。

【0034】また、前記強誘電体薄膜を形成した後のTiの酸化膜の形成は省略することも可能であるが、該Ti酸化膜を形成した方がキャパシタの上部電極との原子レベルでの相互作用が低く押さえられより好ましい。

【0035】前記図5は、本発明の半導体集積回路装置 30 への適用例として、Tiの酸化膜及び強誘電体薄膜とから成る強誘電体積層膜の構造をも示す。後の工程において図5の構造を容量構造(キャパシタ)に加工する。本実施例は強誘電体不揮発性メモリをはじめとする半導体集積回路装置のキャパシタに用いることができる。この半導体集積回路装置への適用例を図6に示す。

[0036]

50

【発明の効果】本発明により、半導体集積回路装置用誘電体薄膜の形成において高誘電率薄膜とTiの酸化膜層を積層させて形成することによって、前記高誘電率薄膜に所望の電荷を蓄積させ、かつ前記Tiの酸化膜層によりリーク電流を減少させるような2つの効果を同時に与えることができる。

【図面の簡単な説明】

【図1】基板上に形成した薄膜構成の縦断面図である。

【図2】Ti膜及びTiの酸化膜を形成するスパッタリング装置の縦断面図である。

【図3】高誘電率材料の薄膜を形成するスパッタリング 装置の縦断面図である。

【図4】半導体集積回路への適用例を示す図である。

【図5】基板上に形成した薄膜構成の縦断面図である。


7

【図6】半導体集積回路への適用例を示す図である。 【符号の説明】

- 1,31,60…真空容器、
- 2,9,32,39…開口、
- 3,33…絶縁物、
- 4,34…スパッタ電極、
- 5,35…ターゲット、
- 6,36…ターゲットコイル、
- 7,37…ターゲットコイル電源、
- 8,38…アノード、
- 10,40…基板電極、
- 15…基板、
- 11,41…赤外線ランプ、
- 12,42…赤外線ランプ電源、
- 20,50…スパッタ電源、
- 22,52…ガス導入手段、
- 23,53…排気手段、

【図1】

図 1



100, 201, 301, 401…基板、

101…T i 膜、

102, 104, 302, 304, 404, 406… T i 酸化膜、

103…(Ba, Pb)(Zr, Ti)0a膜、

202,402…拡散層、

203…素子分離膜、

204…コンタクトホール、

205…T i 下部電極、

206…Ti酸化膜及び(Ba, Pb)(Zr, Ti)0a膜の積層膜、

10 207… T i 上部電極、

208…配線、

209…ゲート電極、

210…ビット線、


303, 405…Pb(Zr, Ti)Oa膜、

305, 407…上部電極、

403…下部電極。


【図2】

2 2




【図4】


⊠ 4



【図5】

図 5





フロントページの続き

(51) Int. Cl. 6

識別記号 庁内整理番号

FΙ

技術表示箇所

HO1L 27/04 21/822 21/8247 29/788 29/792

HO1L 29/78

371